快科技12月8日新闻，明天Intel发文先容了在IEDM 2024（2024年IEEE国际电子器件集会）上展现的多项技巧冲破。在新资料方面，减成法钌互连技巧（subtractive Ruthenium）最高可将线间电容下降25%，有助于改良芯片内互连。Intel代工还率先展现了一种用于进步封装的异构集成处理计划，可能将吞吐量晋升高达100倍，实现超疾速的芯片间封装（chip-to-chip assembly）。别的，Intel代工还展现了硅基RibbionFET CMOS （互补金属氧化物半导体）技巧，以及用于微缩的2D场效应晶体管（2D FETs）的栅氧化层（gate oxide）模块，以进步装备机能。 在300毫米GaN（氮化镓）技巧方面，Intel代工也在持续推动研讨，制作了业界当先的高机能微缩加强型GaN MOSHEMT（金属氧化物半导体高电子迁徙率晶体管）。能够经由过程增加旌旗灯号丧失，进步旌旗灯号线性度跟基于衬底背部处置的进步集成计划，为功率器件跟射频器件等利用带来更强的机能。Intel代工还以为，以下三个要害的翻新出力点将有助于AI在将来十年朝着能效更高的偏向开展：进步内存集成（memory integration），以打消容量、带宽跟耽误的瓶颈；用于优化互连带宽的混杂键合；模块化体系（modular system）及响应的衔接处理计划【本文停止】如需转载请务必注明出处：快科技义务编纂：彩色文章内容告发]article_adlist--> 　　申明：新浪网独家稿件，未经受权制止转载。 -->